利用LVDS缓冲器改善高速信号路径的传输性能

当信号传输速度在400Mbps~1.5Gbps范围内时，信号路径模型必须包括电缆或底板中的电抗性寄生分量。高速数据传输带来的问题不仅仅是数 据速率本身的问题，快速的信号沿变换率包含甚至更高的频率分量，这些高频分量在分布式阻抗环境中的传输性能更差。对于200Mbps以上速率的信号，如果 忽略了寄生阻抗和阻抗不连续性的问题，则将在传输线上产生加性噪声，并出现误码。

高速信号传输实例分析

对于这种挑战，以一种基本的高清晰(HD)数字视频路由器为例：HD视频路由器管理多个HD节目源码流，以在广播、演播室或者节目制作设备 之间发送。HD视频信道工作在270Mbps到高达1.485Gbps的速率范围内，要求仔细地布局和一致的设计方法以确保路由器系统不会降低视频数据的 完整性。

在图1的这个系统中，自适应均衡器(EQ)直接从BNC连接器接收HD信号。一个公共底板将信号从输入卡连接到开关卡，以输出到目标信 道。信号从EQ经过近8英寸的PCB，点对点传输到底板连接器，然后通过3~15英寸的底板(长度取决于所使用的插槽类型)传输到第二个连接器，之后再经 过8英寸的PCB到交叉点开关器件的输入。

一个重定时时钟(re-clocker)/线缆驱动器直接连接到交差点开关的输出以驱动信号在电缆上的传输。这些HD视频路由器系统是标 准组件，可能具有8个到1,000个输入/输出信道。因此，信号密度可能很高。普通的FR4电路板材料是一种阻抗一致的环境，但是分布寄生阻抗对信号质量 产生负面的影响。

影响最大的是由于大量工作在高于基本的数据速率的频率分量产生的快速上下沿变换率，导致信号损耗和缓慢的转换时间。除此之外，器件之间 (例如BNC连接器、集成电路、电路板不同层之间的过孔，或者板子之间的连接器)的互连可能导致与特征阻抗(Z0)的阻抗失配，这也会影响到信号质量。密 集的底板连接器给信号路径增加感性负载，而PCB的过孔增加了信号路径的容性负载。

在信号传输路径上任何存在阻抗改变的地方都会出现信号反射。反射和寄生阻抗将导致信号幅度的损耗、振铃、上升时间变长和EMI问题。在本 文的示例系统中，从EQ输出到交叉点开关的输入之间FR4电路板长度可以长达31英寸，在这个路径上H会出现几个阻抗不连续的情况。如果沿着这个路径的入 射沿(incident edge)速度为175到200ps/英寸，数据速率为1.485Gbps(半波长=343ps)，那么在任何给定的时间都存在多达18个变换沿。阻抗不 匹配的入射沿产生的反射将影响到信号路径上出现的所有信号变换沿。从信号沿1~信号沿17的反射在到达信号路径终端时将使第18个信号沿出现严重失真。结 果得到的眼图显示了幅度损耗、额外的抖动以及上升/下降时间变化。

提高信号传输质量的方法

对于这种挑战的一个解决方案是在子卡和底板之间使用高质量的连接器，这将使连接器的不连续性最小。更好的过孔设计将进一步使时域反射测试(TDR)图扁平化，这样一来，这个长度的信号路径的实际阻抗将与Z0非常接近。

另外一种更具成本效益的解决方案是使用一个简单的LVDS缓冲器(例如DS90LV004)来驱动和接收底板上传来的信号。这实际上将信号传输路径截断为很短的小段，以使阻抗失配问题被屏蔽掉，并减小信号衰减。

图1：高清晰视频路由器示意图

在子卡的边缘放置一个缓冲器以 驱动连接器和底板，在交换子卡上的另外一个缓冲器用来接收信号(图2)，并再次驱动这些信号到交叉点开关(crosspoint switch)的输入，以有效地隐藏两个缓冲器之间的阻抗不连续。正确的阻抗终结也能确保接收器吸收线路中的所有能量，使这些信号不会反射回到源端。

图2：利用缓冲器来克服阻抗的不连续问题

此外，缓冲器通常还能增强信号质量，改善原始信号。例如，具有输入均衡的缓冲器将在底板上传输信号之前消除媒质损耗带来的确定性抖动。输出预加重能 增大信号幅度，进一步使在交叉点输入或接收器处的眼图张开。缓冲器I/O上高的ESD等级保护了子卡上的其他器件免受底板上其他位置发生的ESD事件损 坏。

利用LVDS缓冲器改善信号传输

DS90LV004是四通道1.5Gbps LVDS缓冲器/中继器。该器件的高速数据路径和直通管脚使器件内部抖动最小，并简化电路板设计，而其可配置的预加重可以克服底板和电缆损耗带来的ISI 抖动效应。其增强信号强度的中继器功能对于在高损耗的电缆和底板上长距离传输信号来说特别有用。

DS90LV004具有带电插接保护及15kV静电释放保护功能，可以加强底板及电缆的抗干扰能力，能保证现场可编程门阵列(FPGA) 及专用集成电路(ASIC)传送的信号的完整性。DS90LV004的应用范围包括电信、数据通信、工业系统、医疗设备、汽车电子系统及办公室图像系统 等，典型应用如图3所示。

DS90LV004缓冲器可以通过普通的底板或简单的电缆配置驱动4个LVDS时钟和/或数据通道。由于这款芯片的差分输入电压范围较宽，因此很易接受LVDS、低电压正射极耦合逻辑(LVPECL)或电流模式逻辑的输入电平，而且输出电平完全符合LVDS的规格要求。

该芯片的数据传输率高达1.5Gbps，而且系统设计工程师更可利用这款芯片的可配置输出预增强功能将输出加以“过驱动”，以便为容易出现信号损耗 的互连线路提供补偿。此外，对于必须尽量节省用电的应用(如冗余应用)，若芯片的4条通道都暂停操作，系统可以利用低功耗模式将功耗降至最低。

本文小结

跨底板的高速接口需要在整个信号路径上控制阻抗。使用简单的LVDS缓冲器来隔离阻抗不连续或者缩短互联长度可以降低系统成本，并且因为不需要高成本的高频连接器而提高了接口性能。

杰卡诺/JECANO——极细同轴线领域的顶级生产厂家！